xST4R
Enthusiast
- Mitglied seit
- 22.10.2017
- Beiträge
- 4.211
[Sammelthread] Ryzen DDR5 RAM OC Thread
- Ersteller Reous
- Erstellt am
SOC Spannung kannst du auf 1,1V absenken ohne Bedenken
So, habe mal deine Werte übernommen und mal eben meine beiden Benches laufen lassen:@ollivetti
tRFC auf 384 (372 könnte zu Fehlern tendieren, kannste später probieren, wenn es sonst nichts mehr zu optimieren gibt)
tRRDS würde ich mit 8 angehen
tFAW auf 32 (16 ist zu wenig)
tWRWRSCL auf 5 wie tRDRDSCL
tWRRD auf 4
tRDRDSD + tRDRDDD beides 8 für 64GB
tWRWRDD auf 6
So würde ich es einstellen
Schon messbare Unterschiede zu meinem bisherigen Setting. Gerade die P1 und P0,2.
Hier mal die gemessenen Settings:
Was mir noch nicht ganz klar ist, warum ihr tRFC von 384 vorgeschlagen habt. Das ergibt doch eine so unrunde Zahl. Seid ihr ggf. von 6400 ausgegangen?
Davon abgesehen würde ich wieder auf 372 tRFC gehen und auch die tWRRD wieder auf 2 setzen. Evtl. kann ich auch mit den tRDRDSD/DD und tWRWRSD/DD noch etwas runter.
Was würdet ihr noch an den Timings optimieren?
Noch drei weitere Fragen kamen grad auf @Major2312 :
- Warum tRDRDDD und tWRWRDD hoch setzen? Die spielen bei 2xDR doch keine Rolle!?
- tRDRDSD und tWRWRSD sind die relevanten für ein 2xDR-Kit!?
- Und tWRWRSCL kann ich doch, wenn stabili auf 1 laufen lassen? Ein höherer Wert kann bzw. ist doch schlechter als 1!? Gibt es hier noch Punkte, die ich übersehe?
Zuletzt bearbeitet:
Was ich noch ändern würde:
RP runter auf 32 oder 30
RAS 48
RC 80 oder 78
RFC 372
Spannungen würde ich etwas anpassen:
VSOC lässt sich durch VDDP beeinflussen, was im Grunde der Physische Layer des Speichercontrollers ist. -> Auf 1.05V. Evtl lässt sich dann die SOC Spannung leicht auf 1,25V absenken.
ProcODT etwas schwächer (48Ohm)
DramDqDs kannst du auf Auto lassen (34Ohm) oder mit ProcODT synchronisieren
RTT's alle auf Auto lassen.
Wenn das alles Stabil läuft, kannst du versuchen mit den VDDGs dein FCLK zu erhöhen. Kann sein das die Serienspannungen eher kontraproduktiv. Fang bei 950mV an (Anpassungsbereich 900-1050mV).
Zuletzt bearbeitet:
Danke für den Input. Das mit RP, RC und RAS habe ich tatsächlich schon merhfach durchprobiert durch die verschiedenen Werte.
Und 36-52-88 waren tatsächlich in den Games am besten, wenn auch nur recht gering. Werde aber mal mit 30-48-78 die Stabilität testen und dann mal nochmal benchen.
Was den FCLK angeht bin ich mit meinem wohl schon am Maximum. Hatte da die letzten WOchen mit allen Spannungen gespielt, um 2200 stabil zu bekommen. Leider ohne Erfolg. Es gab im y-Cruncher immer einen Freeze, wirklich immer. MIt viel VSOC, mit wenig. MIt mehr VDDP mit weniger usw. Leider. ^^
Die Widerstände werde ich dann mal anfangen manuell zu setzen, um zu schauen, welcher Wert im BIOS in Zentiming ist.
Edit:
Also nach ausreichendem Stabilitätstest von 30-48-78 sieht das Benchergebnis so aus. V1 lief etwas nach den Stabilitätstests, als ich schon Chrome, Firefox und Outlook nochmal offen hatte. Und V2 direkt nach einem Restart.
Zum Vergleich einmal mein finales Setting (mit 4-8-16) und einmal FInal mit 8-8-32.
In Rot stehen die Abweichungen zu meinem Finalsetting, der Rest ist identisch. Ein Versuch der Optimierung war es aber wert.
@Vince96 Werde nun noch tRDRDSD mit 8 versuchen und dann wie oben schon erwähnt die Widerstände. Würde mal mit 48 bei beiden ProcODTs anfangen und DRAMDqDS mit 34 Ohm.
Zuletzt bearbeitet:
