On average auch insgesamt etwas langsamer, dafür scheinbar bei RND4k Q1T1 schneller.
Wobei man da sehr aufpassen muss, nicht Äpfel mit Birnen zu vergleichen, da dieser Wert sehr stark vom Testsystem und dessen Energieeinstellungen abhängt und man daher keine Vergleiche über unterschiedliche Testsysteme anstellen sollte. Außerdem wird der bei dieser SSD maximal so lange besser sein, wie nur über einen kleinen Adressraum gebencht wird, also z.B. die üblichen 1GB die bei CrystalDiskMark Default sind oder eben, da sie ja HMB unterstützt, auch über einen größeren Adressraum. Aber wenn auf größere Adressbereiche zugegriffen wird und damit der passende Teil der Mappingtabelle eben nicht im internen SRAM oder HMB gecacht ist, dann brechen deren 4kQ1 Lesend Werte ein, so wie man es hier am Beispiel der Toshiba BG4 sieht:
Die war übrigens im Vergleich zur 970 EVO im Bereich wo sie HMB nutzen könnte, auch etwas schneller:
Aber dafür dafür ist es bei der 970 EVO mit ihrem vollem DRAM Cache eine grade Linie, da die ihre ganze Mappingtabelle im DRAM cachen kann, dafür ist der DRAM Cache da, nicht um dort wie bei HDDs dort Userdaten zu speichern. Das wird leider oft fälschlich angenommen, dabei schreibt selbst Phison:
Das ist nicht neu, dies war schon bei der Intel X-25M von 2008 so, der ersten modernen Consumer SSD mit DRAM Cache:
Schon damals war der DRAM Cache nur für die Verwaltungsdaten da und die Daten wurden nur im internen SRAM des Controllers gespeichert und dies hat sich auch nicht geändert. Geändert hat sich, wie die Mappingtabelle aufgebaut ist, früher waren es oft B-Trees, die haben weniger Platz gebraucht, mussten aber immer mal neu balanciert werden, was zu Verzögerungen geführt hat und heute nimmt man eine flache Tabelle, für die man bei einer Auflösung von 4K dann 1GB DRAM pro 1TB Kapazität braucht. So viel HMB dürfte keine DRAM less SSD nutzen, entsprechend wird es bei denen bei Zugriffen über große Adressräume also immer mal zu einer erhöhten Latenz kommen, die man dann an Einbrüchen der 4K QD1 Lesend sehen kann, wenn eben vor dem Zugriff erst der passende Teil der Mappingtabelle aus dem NAND geladen werden muss.